PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-244409

(43)Date of publication of application: 02.09.1994

(51)Int.CI.

C23C 8/36 H01L 21/31 H01L 21/318

(21)Application number : 05-024540

(71)Applicant : SONY CORP

(22)Date of filing:


12.02.1993

(72)Inventor: SATO JUNICHI

(54) PREPROCESSING METHOD FOR COMPOUND SEMICONDUCTOR SUBSTRATE

(57)Abstract:

PURPOSE: To constitute an MIS-type device that exhibits good characteristics an a compound semiconductor substrate. CONSTITUTION: On a wafer where a gate recess 4 is formed on the lamination of an ntype GaAs layer 2 and an n+-type GaAs layer 3. a plasma-process is done using the gas containing nitrogen compound, and then by generating GaN of low vapor pressure on the wafer surface, a passivation layer 5 is formed. Since oxidation on the surface of the wafer is prevented with this passivation layer 5, interface level density between this and an SiN insulation film 6 laminated in post-process is reduced, thus good device characteristics is obtained. As for gas, NF3/N2 mixture gas and Cl2/N2 gas are used.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-244409

(43)公開日 平成6年(1994)9月2日


(51) Int.Cl. ⁵ H 0 1 L 29/784		識別記号	庁内整理番号	; FI	技術表示箇所	
	8/36		7516-4K C			
	21/318	1	B 7352-4M 9054-4M		29/78 301 B 未請求 請求項の数3 OL (全 6 頁)	
(21)出願番号		特願平5-24540		(71)出願人	000002185	
(22)出願日		平成5年(1993)	2月12日	(72)発明者	東京都品川区北品川6丁目7番35号 佐藤 淳一 東京都品川区北品川6丁目7番35号 ソニ 一株式会社内	
	•	•	•	(74)代理人	弁理士 小池 晃 (外2名)	

(54) 【発明の名称】 化合物半導体基板の前処理方法

(57)【要約】

【目的】 化合物半導体基板上で良好な特性を示すMI S型デバイスを構成する。

【構成】 n型GaAs層2とn*型GaAs層3の積層系にゲート・リセス4を形成したウェハに対し、窒素系化合物を含むガスを用いたプラズマ処理を行い、ウェハ表面に蒸気圧の低いGaNを生成させることによりパッシペーション層5を形成する。このパッシペーション層5を形成する。このパッシペーション層5によりウェハの表面酸化が防止されるため、後工程で積層されるSiN絶線膜6との間の界面準位密度が低減され、良好なデバイス特性を得ることができる。上記ガスとしては、NF。/N2混合ガスやCl2/N2混合ガスを用いる。



【特許請求の範囲】

【請求項1】 化合物半導体基板の表面を、該化合物半 導体基板の所定の構成原子と窒素原子との結合により形 成される窒化物膜で被覆することを特徴とする化合物半 導体基板の前処理方法。

【請求項2】 前記室化物膜は、前記化合物半導体基板 に対して窒素系化合物を含むガスを用いたプラズマ処理 を行うことにより形成されることを特徴とする請求項1 記載の化合物半導体基板の前処理方法。

【請求項3】 前記化合物半導体基板はGa原子を前記 10 所定の構成原子として有し、前記室化物膜はGaN膜で あることを特徴とする請求項1または請求項2に記載の 化合物半導体基板の前処理方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は化合物半導体基板の前処 理方法に関し、特にMIS(金属/絶縁体/半導体)型 半導体装置の構成を想定し、絶縁体と半導体との積層界 面における界面準位密度を低減させるためにパッシベー ションを行う方法に関する。

[0002]

【従来の技術】MIS構造、すなわち、金属、絶縁体、 半導体が順次積層された構造は、FET(電界効果トラ ンジスタ)を構成するために不可欠の構造要素である。 このMIS構造は、Si基板上に形成されるシリコン・ デバイスでは既に実証済みである。特に絶縁体として酸 化シリコン(SiO2)等の酸化物を用いる場合には、 MOS (金属/酸化物/半導体) 構造として広く知られ るところである。

【0003】ところで、一般にMIS型半導体装置にお 30 いては、半導体と絶縁膜との間の界面準位密度をいかに 低減させるかが特性を決定する重要な鍵となる。この観 点に立って近年のデバイスの高速化のニーズに応えるペ く研究が進められている化合物半導体デバイスをみる と、MIS構造を達成することは極めて困難である。た とえば、GaAs系化合物半導体ではその表面を酸化し て絶縁膜を形成したとしても、界面のダングリング・ボ ンドの再構成が難しいため、一般に1013/cm2 eV オーダーの界面準位密度が生ずる。この値は、SiとS の結果、パイアスを印加しても半導体表面のフェルミ準 位がピン止めされて反転が起きなかったり、仮に反転し てもドリフト現象のような不安定な特性が現れるという 不都合が生ずる。

【0004】化合物半導体基板上においてSiOzやA 12 03 等の無機絶縁膜を用いる試みもなされている が、やはり界面準位密度の低減には成功していない。

【0005】この界面準位密度を下げるための技術とし て、GaAs基板の表面にS(イオウ)原子を吸着させ る、イオウ・パッシベーションが知られている。たとえ 50 チングも進行する。したがって、この基板の表面に予め

ば1989年電気情報通信学会技術研究報告 (ED-8 9-65)、あるいはJapanese Journa l of Applied Physics, 28 (1 2), L2255~2257 (1989) には、GaA s 基板を(NII4)。S. (硫化アンモニウム)溶液を 用いてウェット・エッチングすることにより、その表面 にイオウを吸着させる技術が報告されている。

【0006】また、特開平4-91435号公報には、 上述のような硫化アンモニウム溶液処理に先立ち、Ga As基板の表面をリン酸溶液でウェットエッチングする 技術が開示されている。この技術によると、リン酸系エ ッチャントでは順メサ(順テーパー)形状のエッチング ・パターンが得られるため、 III-V族化合物半導体と 絶縁膜との界面をダングリング・ポンドを減少させる方 向で再構成することができ、よって界面準位密度を低減 できるとされている。

【0007】一方、上述のイオウ・パッシペーションと は異なる発想の界面準位密度低減法として、絶縁膜を有 機化合物の薄膜で形成する技術が報告されている。これ 20 は、LB法 (ラングミュアープロジェット法) による有 機薄膜形成技術の進歩に負うところが大きい。たとえ ば、Solid State Electron De vices, <u>5</u>, p. 169 (1978) には、n型I n P 基板上にステアリン酸薄膜をLB法により形成し、 界面準位密度10¹¹/cm² e Vを達成し、反転および FET特性を確認したことが報告されている。

【0008】また、特開昭62-65471号公報に は、GaAs基板上にLB法によりヒドラゾン化合物を 成膜する技術が開示されている。これは、非結合軌道を 有する有機分子を半導体表面のダングリング・ボンドに 結合させることにより、結合軌道のエネルギー準位を化 合物半導体の価電子帯よりも上に、また反結合軌道のエ ネルギー準位を伝導帯よりも下に形成させ、これにより 禁制帯内のエネルギー準位密度を低減させることを意図 したものである。

【0009】さらに、上述のようなウェット・プロセス ではなく、ドライ・プロセスによるパッシベーション技 術も知られている。たとえば、特開平3-265135 号公報には、集積回路形成前のGaAs基板の表面をS i O₂ の間の界面準位密度に比べて3桁ほども高い。こ 40 F 6 ガスを用いたプラズマに曝す処理を行う技術が開示 されている。これも前述のイオウ・パッシペーションの 一種であり、SF6 ガスが放電解離条件下でプラズマ中 に放出するS原子をGaAs基板上に吸着させているわ けである。

[0010]

【発明が解決しようとする課題】しかしながら、これら の従来の技術はそれぞれに問題点を残している。まず、 (NH4)2 S1 (硫化アンモニウム)溶液を用いたイ オウ・パッシベーションでは、化合物半導体基板のエッ 不純物が導入されている場合には、この不純物添加領域 が除去され、所望のMIS特性が得られない虞れがあ る。この問題は、リン酸溶液を用いたウェットエッチン グでは一層顕在化する。また、これらのウェット・プロ セスでは、Sの堆積過程とエッチング過程とを独立に制 御することが不可能であるため、イオウ・パッシベーシ ョンの再現性も十分に優れているとは言えない。

【0011】一方、LB法による有機絶縁膜の形成にお いては、界面準位密度がかなり低減されたものの、Si /SiOzの界面準位密度に比べればまだ高い。これ 10 は、LB法において本質的に避け難い問題である。すな わち、LB法では表面に有機分子膜を展開させた水槽中 に化合物半導体基板を浸漬し、この分子膜を基板上に移 し取る方法で蒋膜を形成するため、基板の表面酸化の食 れが常に存在しているからである。

【0012】さらに、ウェット・プロセスに共通の問題 点として、製造装置の大規模化が避けられないことが挙 げられる。MIS型半導体装置の絶縁膜は、一般にスパ ッタリングやCVD等のドライプロセスで成膜されるた とすると、当然ながら製造装置の台数やこれらによるク リーンルーム内の占有面積が増大するからである。この 結果、経済性やスループットが損なわれる虞れが大き いる

【0013】一方のドライ・プロセスは、製造プロセス や製造装置の一貫性において、ウェット・プロセスより もはるかに有利である。また、放電条件の制御により堆 積過程とエッチング過程のパランスをとることも可能で ある。しかし、不純物添加領域の除去の問題は、上述の ようなSF。ガスを用いたプラズマ処理においても同様 30 に残されている。これは、SF。が放電解離条件下でS 原子を放出すると同時に大量のF* (フッ素ラジカル) を生成してしまい、このF* が多くの化合物半導体に対 してエッチャントとして作用するからである。

【0014】そこで本発明は、これらの問題をすべて解 決し、ドライ・プロセスによるパッシベーションを、化 合物半導体基板の不要なエッチングを伴うことなく優れ た再現性をもって行う方法を提供することを目的とす る。

[0015]

【課題を解決するための手段】本発明の化合物半導体基 板の前処理方法は、上述の目的を達成するために提案さ れるものであり、化合物半導体基板の表面を、核化合物 半導体基板の所定の構成原子と窒素原子との結合により 形成される窒化物膜で被覆するものである。

【0016】本発明はまた、前記化合物半導体基板に対 して窒素系化合物を含むガスを用いたプラズマ処理を行 うことにより、前記室化物膜を形成するものである。

【0017】本発明はさらに、前配化合物半導体基板と してGa原子を構成原子として有する基板を用い、前記 50

窒化物膜としてGaN膜を生成させるものである。 [0018]

【作用】本発明者は、従来のドライ・プロセスにおける 不要なエッチングは過剰なF*に起因するものであり、 これを防止するためにはエッチングの進行を抑制するよ うな何らかの作用を有する物質を生成させれば良いもの と考えた。

【0019】本発明では、化合物半導体基板の表面を窒 化物膜で被覆する。この窒化物膜は、該化合物半導体基 板の所定の構成原子と窒素原子との結合により形成され るため、基板表面に極めて安定に存在することができ る。この窒化物膜により、化合物半導体基板をたとえ大 気解放させても、その表面と外部環境との接触が断たれ るので、化合物半導体基板の表面酸化を抑制し、後工程 で積層される絶縁膜との間で界面準位密度を低く維持す ることができる。

【0020】なお、このような窒化物膜による被覆が行 われるためには、化合物半導体基板の表面にある決まっ た種類の構成原子が露出していることが前提となるが、 め、この絶縁膜の形成前にウェット・プロセスを行おう 20 かかる界面構造を有する基板を得ることは比較的容易で ある。たとえば、多くのAX型(Aは陽性元素、Xは陰 - 性元素) 化合物半導体が属する閃亜鉛鉱型結晶構造の場 合、{111} 面ではA原子層とX原子層のいずれかが 露出することになるからである。

> 【0021】上記室化物膜は、最も実用的には前配化合 物半導体基板に対して窒素系化合物を含むガスを用いて プラズマ処理を行うことにより形成することができる。 つまり、放電解離条件下で窒素系化合物から解離生成し たN*等の窒素系化学種が化合物半導体基板の表面に作 用し、蒸気圧の低い窒化物を生成し得る原子がこの窒素 系化学種と反応して窒化物膜を形成するのである。

> 【0022】なお、本発明はドライ・プロセスであるた め、たとえばMIS型半導体装置の製造を想定した場 合、後工程における絶縁膜の成膜工程等と連続して行う ことができる。つまり、近年のマルチ・チャンパ・シス テム等に代表される一体型の連続処理装置を用いれば、 途中でウェハを大気解放することなく、パッシペーショ ンから絶縁膜の成膜までを一貫して高真空下で行うこと ができる。

40 【0023】本発明の実用上重要と考えられるケース は、化合物半導体基板がGa原子を構成原子として有 し、この表面がGaN膜で被覆されるケースである。G aNは、常圧下では800℃付近から昇華し始める化合 物であるが、ウェハを特に髙温加熱しない限り通常のプ ラズマ処理条件下では蒸気圧が低く、安定に存在する。 したがって、十分なパッシベーション効果を示し得る。

[0024]

【実施例】以下、本発明の具体的な実施例について説明 する。

【0025】実施例1

本実施例は、本発明をGaAs基板を用いたMIS-F ETの製造に適用し、NF3 /N2 混合ガスを用いたプ ラズマ処理によりGaAs基板のパッシベーションを行 った後、SiN絶縁膜および電極の形成を行った例であ る。このプロセスを、図1を参照しながら説明する。

【0026】本実施例で処理サンプルとして用いたウェ ハを、図1 (a) に示す。このウェハは、p⁻ 型GaA s基板1 (図中ではp--GaAsと略記する。) 上に たとえばMOCVD法によりチャネル領域を構成するた めのn型GaAs層2 (図中ではn-GaAsと略記す 10 る。)と、ソース/ドレイン領域を形成するためのn⁺ 型GaAs層3(図中ではn+-GaAsと略記す る。)とを順次積層し、図示されないレジスト・マスク を介して少なくとも上記 n・型G a A s 層 3 をメサ・エ ッチングすることにより、ゲート・リセス4を形成した ものである。このウェハの表面は、たとえばGaAs結 晶の(001)面に相当する。

【0027】次に、このウェハを、有磁場マイクロ波プ ラズマ装置のエッチング・チャンパ内にセットし、一例 として下記の条件でプラズマ処理を行った。

NFs 流量

10 SCCM

N2 流量

30 SCCM

ガス圧

1. 33 Pa

マイクロ波パワー 2)

850 W (2. 45 GII

RFパイアス・パワー

ウェハ温度

-70 ℃

なお、上記ウェハの冷却は、ウェハ載置電極に内蔵され る冷却配管にアルコール系冷媒を循環させることにより

【0028】このプラズマ処理により、図1(b)に示 されるように、n型GaAs層2とn⁺型GaAs層3 の露出面にGaNからなる極めて薄いパッシベーション 層5が一様に形成された。

【0029】ここで、上記のウェハの表面はGaAs結 晶の(001)面であるから、プラズマ処理を行う前の n型GaAs層2とn+型GaAs層3の露出面に存在 する原子層は、共にGa層である場合、共にAs層であ る場合、あるいは一方がGa層で他方がAs層である場 合、の3通りが考えられる。しかし、本実施例ではガス 40 系にN2 が添加されていることにより、いずれの場合に もウェハの表面は最終的にはGaNからなるパッシペー ション膜5で覆われる。その機構は、次のように考えら

【0030】まず、ウェハ表面でGa層が露出している 領域では、直ちにGaNが生成する。このとき、もちろ んGaFも生成し得るが、この化合物は800℃付近に 昇華点、1000℃付近に沸点を有する蒸気圧の低い物 質であり、上記のようなウェハ冷却を行っている温度条 件下では容易に脱離しない。したがって、パッシペーシ 50 ガス圧

ョン膜5の形成前にGa層が除去されてしまうことはな

【0031】一方、ウェハ表面の少なくとも一部にAs 層が存在している場合には、このAs層がF*と反応す ることにより蒸気圧の高いAsF: , AsF。 を生成 し、速やかに除去される。このとき、プラズマ中にはN ・ が存在しているが、Asは窒化物を生成しない。この 後にGa層が露出すると、上述のようにGaNが生成す るわけである。

【0032】以降の絶縁膜および電極の形成は、従来公 知の方法にしたがって行った。まず、絶縁膜としてSi N膜を成膜するため、上記ウェハを別の有磁場マイクロ 波CVD (ECR-CVD) 装置のCVDチャンパ内に セットした。このCVDチャンパは、上述の有磁場マイ クロ波プラズマ・エッチング装置のエッチング・チャン パとゲート・パルブを介して高真空下で接続されている ので、ウェハは大気解放されることなく異プロセス間を 搬送される。

【0033】 ECR-CVDによるSiN絶縁膜の形成 条件の一例を以下に示す。

SiH4 流量

20 SCCM

N₂ O流量 ~

40 SCCM

ガス圧

1.33 Pa

800 W (2. 45 GII マイクロ波パワー z)

RFバイアス・パワー

0 W

ウェハ温度 350 ℃

このプロセスにより、ウェハの表面は図1(c)に示さ れるように、厚さ約30nmのSiN絶縁膜6で被覆さ *30* れた。

【0034】さらに、図1(d)に示されるように、n + -GaAs層3からなるソース/ドレイン領域上でS iN絶縁膜6を選択的に除去し、この部分にAuGe合 金等のオーミック電極材料によりソース/ドレイン電極 7を形成した。また、ゲート・リセス内4のSiN絶縁 膜6の上には、A1等の電極材料を用いてゲート電極8

【0035】このようにして製造されたMIS-FET は、界面準位密度が低減されているため、少ない消費電 力にて高速動作を示した。また、製造歩留りも良好であ った。

【0036】実施例2

本実施例では、パッシペーションのためのプラズマ処理 にC12/N2混合ガスを用いた。本実施例で用いたウ ェハは、実施例1で用いたウェハと同じである。プラズ マ処理条件の一例を以下に示す。

[0037]

C 12 流量

10 SCCM

N₂流量

30 SCCM

1.33 Pa

7

マイクロ波パワー 850 W (2.45 GH z)

RFパイアス・パワー 0 W ウェハ温度 -10 ℃

【0038】このとき、ウェハ表面でGa層が露出している領域では直ちにGaNが生成し、パッシベーション層5が形成される。このとき、もちろんGaCl。も生成し得るが、このときのプラズマ中にはCl。に比べてN。が大過剰に生成しているので、GaNの生成が優先すると考えて良い。一方、ウェハ表面の少なくとも一部10にAs層が存在している場合には、このAs層がCl。と反応することにより蒸気圧の高いAsCl。を生成し、速やかに除去される。この後にGa層が露出すると、上述のようにGaNが生成するわけである。

【0039】いずれにしても、ウェハの表面は最終的にはGaNからなるパッシペーション膜5で覆われた。これ以降のSiN絶縁膜6、ソース/ドレイン電極7、ゲート電極8の形成については、実施例1で上述したとおりである。

【0040】以上、本発明を2例の実施例にもとづいて 20 説明したが、本発明はこれらの実施例に何ら限定されるものではない。たとえば、上述の各実施例では化合物半導体基板の材料がGaAsである場合について説明したが、窒素原子と結合することにより安定な窒化物膜を形成し得る構成原子を有するものであれば、他の化合物半導体であっても良い。特にGa原子を含む化合物半導体としては、GaP, GaSb, AlGaAs, GaAs P等が挙げられる。

【0041】上記室化物膜を形成するためのガスに含まれる窒素系化合物としては、上述のNF。やN2の他、NC1。,酸化窒素,ハロゲン化ニトロシル,ハロゲン化ニトリル,硝酸フッ素等を用いても良い。

【0042】また、GaAs基板上に窒化物膜(パッシベーション層)として形成されたGaN層は極めて薄い膜ではあるが、格子定数がGaAs基板と離れているため、絶縁膜を形成する前に必要に応じて除去するようにしても良い。この除去の方法としては、ウェハを若干加熱しながらAr等の不活性ガスを用いて軽くスパッタ・エッチングを行う方法等が考えられる。

【0043】この他、プラズマ処理の条件、使用する装置の構成、ウェハの構成、絶縁膜や電極の構成材料ならびにこれらの形成条件等が適宜変更可能であることは、言うまでもない。

[0044]

【発明の効果】以上の説明からも明らかなように、本発明を適用すれば、プラズマ処理によるパッシペーションを、化合物半導体基板に不要なダメージを与えることなく、かつ再現性良く行うことができる。特に、GaAsのようなGa原子を構成原子として有する化合物半導体基板上では、窒素系化合物を含むガスを用いてプラズマ処理を行うことにより、安定なGaN層をパッシペーション層として形成することができる。かかる安定なパッシペーションは、化合物半導体基板と絶縁膜との間の界面準位密度を著しく低減させる効果を有し、化合物半導体を用いたMIS型デバイスの実用化に道を関くものである。

【0045】なお、上記プラズマ処理は、後工程における絶縁膜の成膜工程等、他のドライ・プロセスと連続的に行うことが可能であるため、スループットや経済性も改善される。

【図面の簡単な説明】

【図1】本発明をMIS-FETの製造に適用したプロセス例をその工程順にしたがって示す概略断面図であり、(a) はn⁺ 型GaAs層にゲート・リセスが形成された状態、(b) はウェハの全面にパッシベーション層が形成された状態、(c) はウェハの全面にS1N絶縁膜が成膜された状態、(d) はSiN絶縁膜がパターニングされ、ソース/ドレイン電極とゲート電極とが形成された状態をそれぞれ表す。

【符号の説明】

30

- 1 ・・・p⁻型GaAs基板
- 2 ···n型GaAs層
- 3 ・・・n⁺ 型GaAs層
- 4 ・・・ゲート・リセス
- 5 ・・・パッシペーション層
- 6 ・・・SiN絶縁膜
- 7 ・・・ソース/ドレイン電極
- 8 ・・・ゲート電極

【図1】

